首页 > >

WIZwiki-W7500

How to buy
  • North America
  • South America
  • Europe
  • Asia
  • Oceania
  • Africa
  • Online Sales
简介

IOP(网络卸载处理器)W7500 芯片为单芯片解决方案,集成ARM Cortex-M0,128KB Flash 及用于多种嵌入式应用平台的全硬件TCP/IP核,特别适用于物联网领域。

TCP/IP核集成Ethernet MAC的全硬件TCP/IP协议栈,久经市场考验。全硬件TCP/IP协议栈支持TCP,UDP,IPv4,ARP,IGMP及PPPoE,可在多种应用中使用。W7500最适于需要将应用添加网络连接的用户。

主要特点

ARM Cortex-M0

  • 48MHz 最大频率


全硬件TCP/IP核
  • 8个socket
  • 用于socket的SRAM:Max. 32KB
  • MII(MAC层接口)


内存
  • Flash:128KB
  • SRAM:16KB - 48KB(如占用32KB socket缓存,最少16KB可用;如无socket缓存占用,最大48KB可用)
  • ROM(用于boot code):6KB


时钟,复位及供电管理
  • POR(上电复位)
  • 内部电压稳压器:3.3V - 1.5V
  • 8-24MHz 外部晶振
  • 内部 8MHz RC振荡器
  • PLL(用于CPU时钟)


ADC
  • 12bit,8ch,1Msps


DMA
  • 6路 DMA控制器
  • 外设支持:UART,SPI


GPIO
  • 53个I/O(16 IO * 3ea,5 IO * 1ea)


调试模式
  •  串行线调试(SWD)


Timer/PWM
  • 1 * Watchdog(32 bit 递减计数器)
  • 4 * Timer(32 bit 或 16 bit 递减计数器)
  • 8 * PWM(32 bit 带有6bit 可编程预分频器的计数器/计时器)


通信接口
  • 3 * UART(2 * UART 带有FIFO 及 流控,1个单独UART)
  • 2 * SPI
  • 2 * I2C(主/从,快速模式(400kps))


加密
  • 1 RNG(随机数发生器):32 bit 随机数字


封装:64 TQFP(7*7mm)


 方框图
\



快速菜单

 

环保认证

 

网上商店

 

WIZwiki

 

经销商

 

常见问题

 

>>