Cortex-M0+全硬件TCP/IP協議棧+MAC，128KB Flash，53 I/Os (16 IO x 3ea, 5 IO x 1ea)，高速SPI接口，32K Tx/Rx緩存，8路Socket
WIZnet 發布世界上第一款IOP（網絡卸載處理器）W7500 芯片，內嵌 ARM Cortex-M0 及 硬件TCP/IP協議棧，目標進軍物聯網市場。
W7500 及其 測試板 — “WIZWiki-W7500” 設計用於 ARM mbed平台及 Arduino。
W7500 是一款單芯片的網絡卸載處理器（IOP）。它不僅內嵌128KB Flash的ARM Coretex-M0內核，還包含了全硬件TCP/IP協議棧內核。從而，適用於各類嵌入式應用平台。特別是在物聯網領域。
其集成了以太網MAC的TCP/IP 協議棧內核，支持TCP, UDP, IPv4, ICMP, ARP, IGMP 以及 PPPoE協議，久經市場考驗，並得到廣泛認可。W7500特別適用於應用中需要網絡連接的用戶。
特點
ARM Cortex-M0
- 最大時鐘頻率 48MHz
全硬件TCP/IP核
- 8個socket
- 每個socket擁有最大32KBSRAM
- MII（介質無關接口）
內存
- Flash：128KB
- SRAM：16KB到48KB（如32KB socket 緩存已用，最小可用16KB，如果socket緩存未用，最大可用48KB）
- 用於Boot程序存儲的ROM：6KB
時鐘，複位及供給管理
- POR（上電複位）
- 穩壓器：3.3V到1.5V
- 8到24MHz的外部晶體振蕩器
- 內部內部8MHz的阻容振蕩器
- 用於CPU時鐘的鎖相環
ADC
- 12bit，8ch，1Msps
DMA
- 6路DMA 控制器
- 外設: UARTs, SPIs
GPIO
- 53 I/Os (16 IO x 3ea, 5 IO x 1ea)
調試方式
- 串行調試 (SWD)
定時器/PWM
- 看門狗*1 (32位減法計數器)
- 計時器*4 (32位或16位減法計數器)
- PWM*8 (帶有6位可編程預分頻器的32計數器/定時器)
通信接口
- 3 UART（2個UART的FIFO和流量控制，1個簡單的UART）
- 2 SPI
- 2 I2C（主/從，快速模式（400 Kbps））
密碼
- 1 RNG（隨機數發生器）：32位隨機數
- 包裝：64 TQFP（7×7毫米）
| 數據手冊 |
|---|
|
|
| 勘誤表 |
|---|
|
| 參考電路 |
|---|
|
| 參考例程 |
|---|
 |
| 應用手冊 |
|---|
|
|
|
|
|
| 認證報告 |
|---|
|
|
| 工具與軟件 |
|---|
|
|
 W7500 Library and Peripheral Example |
|
 |
| 評估板 |
|---|
評估板 |
評估板 |
| 樣片和購買 |
|---|
從代理商訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |
從WIZnet香港訂購 |